如何增加系统的EMC、EMI抗电磁干扰能力

在开发带处理器的电子产品时，如何提高抗干扰能力和电磁兼容性？

1.以下系统应特别注意抗电磁干扰：

(1)微控制器时钟频率特别高，总线周期特别快的系统。

(2)系统包含大功率、大电流驱动电路，如产生火花的继电器、大电流开关等。

(3)含有微弱模拟信号电路和高精度A/D变换电路的系统。

2.采取以下措施增加系统的抗电磁干扰能力：

(1)选择低频微控制器：

选择外时钟频率低的微控制器可以有效降低噪声，提高系统的抗干扰能力。方波和正弦波的高频成分远远超过正弦波。虽然方波的高频成分比基波小，但频率越高，就越容易发射成噪声源。微控制器产生的最有影响力的高频噪声大约是时钟频率的三倍。

(2)减少信号传输中的畸变：

微控制器主要采用高速CMOS技术制造。信号输入端的静态输入电流约为1ma，输入电容约为10PF，输入阻抗相当高。高速CMOS电路的输出端具有相当大的承载能力，即相当大的输出值。将门的输出端通过长时间引入输入阻抗相当高的输入端，反射问题非常严重，会导致信号畸变，增加系统噪声。当TPD>T已成为一个传输线问题，必须考虑信号反射、阻抗匹配等问题。

印刷板上信号的延迟时间与导线的特性阻抗有关，即与印刷板材料的介电常数有关。可以粗略地认为，印刷板导线中信号的传输速度约为光速的1/3至1/2。由微控制器组成的系统中常用逻辑电话元件的Tr（标准延迟时间）在3到18ns之间。

在印刷电路板上，信号通过7W电阻和25cm长导线，在线延迟时间约为4~20ns。换句话说，印刷线上的信号导线越短越好，最长不超过25cm。此外，孔数应尽可能少，最好不超过2个。

当信号上升时间快于信号延迟时间时，应根据快速电子学进行处理。此时，应考虑传输线的阻抗匹配。对于印刷电路板上集成块之间的信号传输，应避免TD>Trd。印刷电路板越大，系统速度越快。

以下结论总结了印刷线路板设计的一条规则：

信号在印刷板上传输，延迟时间不得大于所用设备的标称延迟时间。

(3)减少信号线之间的交叉干扰：

A点的上升时间为Tr的阶跃信号通过引线AB传输到B端。AB线上信号的延迟时间为TD。在D点，由于A点信号的向前传输，到达B点后的信号反射和AB线的延迟将在TD时间后感知到一个宽度为Tr的页脉冲信号。在C点，由于AB上信号的传输和反射，它将感知到AB线上信号延迟时间的两倍宽度，即2TD的正脉冲信号。这是信号之间的交叉干扰。干扰信号的强度与C点信号的di/at和线间距离有关。当两条信号线不长时，AB实际上看到了两个脉冲的迭加。

CMOS工艺制造的微控制由高输入阻抗、高噪声和高噪声容量组成。数字电路是迭加100~200mv噪声，不影响其工作。如果图中的AB线是一个模拟信号，则此干扰将变得不可容忍。如果印刷电路板为四层板，其中一层为大面积地面或双面板。当信号线的反面为大面积地面时，信号之间的交叉干扰将减少。原因是大面积地面降低了信号线的特性阻抗，D端信号的反射大大降低。特性阻抗与信号线与地面介质介电常数的平方成反比，与介质厚度的自然对数成正比。如果AB线是一个模拟信号，为了避免数字电路信号线CD对AB的干扰，AB线下应有大面积地面，AB线与CD线的距离应大于AB线与地面距离的2~3倍。局部屏蔽地面，在引结的的左右两侧。

(4)降低电源噪声：

在向系统提供能量的同时，电源还将其噪声添加到电源上。微控制器的复位线、中断线和其他控制线最容易受到外部噪声的干扰。电网上的强干扰通过电源进入电路，即使是电池供电系统，电池本身也有高频噪声。模拟电路中的模拟信号无法承受电源的干扰。

(5)注意印刷线板及部件的高频特性：

在高频条件下，印刷电路板上的导线、过孔、电阻、电容、接头的分布电感和电容不容忽视。电容的分布电感不容忽视，电感的分布电容不容忽视。电阻反射高频信号，导线的分布电容会起作用。当长度大于噪声频率相应波长的1/20时，会产生天线效应，噪声会通过导线向外发射。

印刷电路板的过孔约为0.6pf。

2~6pf电容引入集成电路本身的包装材料。

电路板上的连接器具有520nH的分布电感。双列直扦24引脚集成电路扦插座引入4~18nH的分布电感。

这些小较低频率的微控制器系统中，这些小分布参数可以忽略不计；高速系统必须特别注意。

(6)元件布置要合理划分：

印刷电路板上部件的位置应充分考虑抗电磁干扰。原则之一是各部件之间的导线应尽可能短。在布局上，模拟信号部分、高速数字电路部分、噪声源部分（如继电器、大电流开关等）应合理分离，以最小化相互信号耦合。

(7)处理接地线：

在印刷电路板上，电源线和接地线是最重要的。克服电磁干扰的主要方法是接地。

对于双面板，特别注意地线布置。通过采用单点接地法，电源和地面从电源两端连接到印刷电路板，电源为一个接头，地面为一个接头。在印刷电路板上，应有多条返回电路线，这些将聚集在返回电源的接头上，即所谓的单点接地。所谓的模拟地面。数字地面。大功率设备的开放点是指分离布线，最终聚集在这个接地点。屏蔽电缆通常用于连接印刷电路板以外的信号。对于高频和数字信号，屏蔽电缆的两端都接地。低频模拟信号屏蔽电缆，一端接地良好。

对噪声和干扰非常敏感的电路或高频噪声特别严重的电路别严重的电路。

(8)用好去耦电容：

一个好的高频去耦电容器可以去除高达1GHZ的高频组件。陶瓷电容器或多层陶瓷电容器具有良好的高频特性。在设计印刷电路板时，每个集成电路的电源应在地面之间添加一个去耦电容器。去耦电容器有两个功能：一方面是集成电路的蓄能电容器，提供和吸收集成电路开关时的充放电能；另一方面，该设备的高频噪声从旁路中消失。数字电路中典型的0.1uf去耦电容器具有5nH分布电感，并行共振频率约为7mhz，即对10mhz以下的噪声具有良好的去耦效果，对40mhz以上的噪声几乎无效。

1uf，10uf电容器，并行共振频率在20mHz以上，去除高频噪声效果更好。在电源进入印刷板的地方，去除1uf或10uf的高频电容器往往是有益的，即使是电池供电系统也需要这个电容器。

每10个左右的集成电路应添加一个充放电容器，或称为储放电容器。电容器的大小可选为10uf。最好不要使用电解电容器。电解电容器由两层溥膜卷起。这种卷曲结构在高频时表现为电感。最好使用胆电容器或聚碳酸酝酿容器。

去耦电容值的选择不严格，可按C=1/F计算；即10mHz取0.1uf，微控制器组成的系统可以在0.1~0.01uf之间。

3.减少噪声和电磁干扰的经验:

(1)如果可以使用低速芯片，则不需要高速芯片。高速芯片用于关键场所。

(2)可采用串联电阻的方法，降低控制电路上下沿跳变率。

(3)尽量为继电器等提供某种形式的阻尼。

(4)使用满足系统要求的最低频率时钟。

(5)时钟产生器应尽可能接近使用时钟的设备。石英晶体振荡器外壳应接地。

(6)用地线圈时钟区，时钟线尽量短。

(7)I/O驱动电路应尽可能靠近印刷板，以便尽快离开印刷板。进入印刷板的信号应添加滤波器，从高噪声区域的信号也应添加滤波器。同时，通过串联终端电阻减少信号反射。

(8)MCD无用端应连接高度，或接地，或定义为输出端，集成电路上应连接电源端，不得悬挂。

(9)不要悬挂闲置的门电路输入端，正输入端接地，负输入端接输出端。

(10)印刷板尽量使用45折线而不是90折线布线，以减少高频信号对外的发射和耦合。

(11)印刷板按频率和电流开关特性划分，噪声元件与非噪声元件之间的距离较远。

(12)单面板和双面板采用单点电源和单点接地。电源线。地线应尽可能粗。如果经济负担得起，应使用多层板来减少电源和地面的容生电感。

(13)时钟.总线.片选信号应远离I/O线和接插件。

(14)模拟电压输入线。参考电压端应尽量远离数字电路信号线，尤其是时钟。

(15)对于A/D设备，数字部分和模拟部分宁愿统一也不愿交叉。

(16)时钟线垂直于I/O线，干扰小于平行I/O线，时钟元件引脚远离I/O电缆。

(17)元件引脚尽量短，去耦电容引脚尽量短。

(18)关键线应尽可能粗，并在两侧增加保护区。高速线应短而直。

(19)对噪声敏感的线路不应与大电流、高速开关线平行。

(20)不要在石英晶体和对噪声敏感的设备下接线。

(21)弱信号电路，低频电路周围无电流环路。

(22)任何信号都不能形成环路，如不可避免，让环路区尽可能小。

(23)每个集成电路都有一个去耦电容器。每个电解电容器旁边应添加一个小的高频旁路电容器。

(24)电路充放电储能电容采用大容量钽电容或聚酷电容，无电解电容。使用管状电容时，外壳应接地。