雷击浪涌设计原则考虑共模差模电流路径因素

雷击不仅是一种常见的物理现象，也是电源适配器的主要电压应力来源。如果保护不当会导致电源损坏或重新启动，从而影响电子设备的正常运行。因此，电源适配器应满足安全标准定义的雷电电压等级要求。本期我们将分享雷击浪涌标准、雷击浪涌实验配置、差模和共模干扰路径分析和设计原则。

雷击浪涌标准

IEC61000-4-5是常用的雷击浪涌测试标准，其定义和实验程序如下：

一般来说，在交流线上应用±1kV~±6kV浪涌电压。试验源是测试设备（EUT）交流线路与系统外壳的接地点。在测试过程中，EUT直接暴露在浪涌能量下，必须完好无损，雷击试验完成后，仍能继续正常工作。

雷击浪涌试验的配置

图3.差模雷击示意图

图4.共模雷击示意图

雷击浪涌发生器中有两个模块，即解耦网络和耦合网络。解耦网络的功能是将耦合网络应用于EUT相线上的雷击能量与电源的相线隔离。耦合网络的作用是通过耦合电容将理想的雷击波应用到理想的雷击波上EUT的相线上。

如图3所示:差模雷击的耦合能量EUT的相线L和N它们之间的传递。通过图4，可以发现共模雷击的耦合能量EUT的相线L（N）和PE之间传递。

图5.差模雷击电流示意图

由于不同的实际电路配置会对系统差模雷击分析产生不同的影响，所以我们简要分析一下上图电路对差模雷击的影响。

通过耦合网络输入差模雷击能量EUT的相线L和N，保险丝F1，和压敏MOV1形成回路1，产生差模电流1；

通过回路1衰减差模雷击能量后，通过热敏电阻RT1、整流桥、电解电容EC1形成回路2，产生差模电流2；

通过回路1和2衰减差模雷击能量后，通过差模电感L1，电解电容EC2形成回路3，产生差模电流3。

设计原则

MOV1的加入可以设计原则吸收差模电流1的能量，保护整流桥BD1和电解电容EC1和EC2.由于电路电流较大，回路1相当于雷击浪涌能量的第一道防洪坝，PCB建议0铜箔宽度.5mm/kV;

负温度系数热敏电阻RT1的加入可以分享差模电流2EC保护整流桥上的能量BD1和电解电容EC1、回路2相当于第二道防洪坝；

输入差分模电感器的阻抗可以共享差分模电流3EC2上的能量，回路3相当于第三道防洪坝，因为EC2上面有几百伏击能量残余压力，因此建议原侧功率管采用高雪崩耐量功率MOSFET。

实验结果

基于PN8390的12V1.5A适配器，4kV（90°）差模雷击试验如下图所示：

图6.4kV差模雷击测试波形图

可见测试波形：EC1最高电压756V，EC2最高电压556V，PN8390最高电压779V。因此，为了提高电源适配器的抗差模雷击能力，除了合理选择MOV和NTC除电阻外，还应选择高铝箔电压电解电容和高雪崩电阻功率MOSFET。

共模干扰路径分析和设计原则

图7.雷击共模电流流向图

当发生共模雷击时，两个主要的共模电流路径(以负电压为例)：

共模电流1:雷击能量应用于输出的地方，通过输出共模电感→次级参考地→CY1→正输入电解电容→整流桥→输入共模电感→L线或N线。

共模电流2:雷击能量应用于输出地，通过输出共模电感→次级参考地→正输出电解→变压器→地面辅助绕组→负输入电解电容→整流桥→输入共模电感→L线或N线。

设计原则考虑共模电流路径因素，优化共模电流路径因素PCB接线：输入共模和Y电容增加放电针，输入电解电容负极分别连接到原控制器地面和变压器地面，输出电解电容负极分别连接到同步整流芯片地面和Y电容地面；

为防止同步整流芯片干扰共模电流，优先选择双供电同步整流芯片，如PN8309H，并在Vin脚串联10~22Ω电阻；

为防止共模电流干扰原主控芯片，应在Vdd电源电路串联电阻，将Vdd电解电容靠近芯片引脚，增加100个nF去耦电容。

基于实验结果PN8309H的12V3A适配器6.6kV共模雷击试验如下图所示：

图8.6.6kV共模雷击测试波形图

可以看到雷击浪涌测试波形，PN8309H的SW，Vin，Vcc电压分别为161V，25V，19V。因此，为了提高电源适配器的抗共模雷击能力，除了合理Layout除了增加滤波电容外，还优先考虑双供电和集成高雪崩耐量MOSFET同步整流芯片。

电源防雷能力设计是困扰许多电源工程师的难题之一。最好的设计原则是合理的PCB布线，加上更好的设备选择。一旦发生雷击失败，就需要结合原理分析和器件特性，找出根本原因并加以改进。